Lib.rs

› 关键词 #system-verilog #parser #fpga #hardware #language-design #hdl #eda

#verilog

  1. veryl

    一种现代硬件描述语言

    v0.12.0 270 #system-verilog #verilog #language-design #parser

  2. sv-parser

    符合IEEE 1800-2017的系统Verilog解析库

    v0.13.3 2.3K #system-verilog #verilog #parser

  3. svls

    系统Verilog语言服务器

    v0.2.12 300 #system-verilog #language-server #lsp #verilog

  4. sus_compiler

    SUS硬件设计语言的编译器

    v0.0.2 260 #fpga #verilog #sus #hdl #vlsi #system-verilog #syntax-highlighting

  5. mdbook-veryl

    一种现代硬件描述语言

    v0.12.0 300 #system-verilog #verilog #parser

  6. veryl-parser

    一种现代硬件描述语言

    v0.12.0 800 #system-verilog #parser #verilog #language-design #systemverilog

  7. sv-parser-parser

    sv-parser的辅助crate

    v0.13.3 2.2K #system-verilog #verilog #source-file #parser #name #systemverilog

  8. veryl-analyzer

    一种现代硬件描述语言

    v0.12.0 550 #system-verilog #verilog #language-design #parser

  9. sv-parser-syntaxtree

    sv-parser的辅助crate

    v0.13.3 2.3K #system-verilog #verilog #parser

  10. svlint

    系统Verilog代码检查工具

    v0.9.3 260 #system-verilog #verilog #lint #svls

  11. veryl-ls

    一种现代硬件描述语言

    v0.12.0 480 #system-verilog #verilog #language-server #parser

  12. sv-parser-pp

    sv-parser的辅助crate

    v0.13.3 2.3K #system-verilog #verilog #parser

  13. veryl-formatter

    一种现代硬件描述语言

    v0.12.0 310 #system-verilog #verilog #language-design #parser

  14. veryl-metadata

    一种现代硬件描述语言

    v0.12.0 下载340 #system-verilog #verilog #language-design #parser #comments

  15. veryl-emitter

    一种现代硬件描述语言

    v0.12.0 下载330 #system-verilog #verilog #language-design #parser

  16. libreda-structural-verilog

    用于Yosys创建的结构化Verilog解析器

    v0.0.5 下载110 #verilog #parser #structural #connection #netlist #module #framework

  17. sv-parser-error

    sv-parser的辅助crate

    v0.13.3 下载2.3K #system-verilog #parser #verilog #systemverilog

  18. pytv

    Python模板化Verilog

    v0.5.5 下载110 #python #verilog #generation #template-generator #template

  19. netlist

    适用于VLSI设计的通用网表数据结构

    v0.1.15 #graph #eda #design #verilog #structure #vlsi #data-structure

  20. rust-hdl

    使用Rust编写FPGA固件

    v0.46.0 下载110 #fpga #hardware #verilog #run-time #gpgpu

  21. vcd

    读取和写入VCD（值变化转储）文件

    v0.7.0 下载2.7K #read-write #io-write #verilog #eda #value #change #dump

  22. veryl-sourcemap

    一种现代硬件描述语言

    v0.12.0 下载250 #system-verilog #verilog #language-design #parser

  23. verugent

    Verilog：硬件描述DSL库

    v0.1.3 #verilog #dsl #ast #hdl #hardware #rust-verilog #design

  24. kaze

    Rust中的HDL嵌入式

    v0.1.19 #hdl #module #verilog #design #hardware #simulation #digital-logic-design

  25. vast

    Verilog AST库

    v0.3.3 下载600 #verilog #ast #v17 #v05

  26. verilog-netlist-parser

    iEDA verilog网表解析器

    v0.1.0 #verilog #parser #netlist #ieda #file

  27. rust-hdl-ok-core

    适用于基于OpalKelly的FPGA模块的通用支持代码，这些模块使用FrontPanel HDL接口

    v0.46.0 #fpga #verilog #hardware

  28. verilator

    Verilator测试模块的自动化生成

    v0.1.6 #verilog #生成 #自动化 #模块 #测试

  29. hoodlum

    硬件综合的HDL生成库

    v0.5.0 #hdl #硬件 #verilog #生成 #综合 #语言设计 #定义

  30. rust-hdl-widgets

    在Rust中为FPGA编写固件 - widget存储库

    v0.46.0 170 #fpga #硬件 #verilog

  31. svinst

    确定SystemVerilog文件中声明和实例化的模块，生成YAML文件作为输出

    v0.1.6 #system-verilog #verilog #解析器

  32. rust-hdl-fpga-support

    RustHDL的支持存储库 - 提供FPGA特定代码

    v0.46.0 170 #fpga #verilog #硬件

  33. librstb

    在Rust中编写HDL测试平台

    v0.1.1 #verilog #vhdl #eda

  34. rust_hls

    rust_hls的支持存储库

    v0.2.0 #hls #verilog #高级综合 #fpga #bambu #llvm-ir

  35. sv-bindings

    为(System)Verilog DPI、PLI和VPI接口（IEEE 1800）提供原始FFI绑定

    v0.1.2 #system-verilog #verilog #绑定 #dpi #vpi

  36. rust-hdl-bsp-ok-xem7010

    RustHDL的支持存储库 - 提供OpalKelly XEM7010模块的板级支持包（基于Artix-7）

    v0.46.0 #fpga #硬件 #verilog

  37. rust-hdl-bsp-ok-xem6010

    RustHDL的支持存储库 - 提供基于Spartan-6的OpalKelly XEM6010 FPGA模块的板级支持包

    v0.46.0 #fpga #硬件 #verilog

  38. rust-hdl-ok-frontpanel-sys

    OpalKelly FrontPanel库包装器，用于RustHDL存储库

    v0.46.0 110 #fpga #硬件 #verilog #环境变量 #头文件

  39. verilated

    用于与Verilator生成的verilog模拟器一起工作的Verilated API的绑定

    v0.1.2 #verilog #模拟器 #API绑定 #仿真

  40. rust_hdl_lib_widgets

    在Rust中为FPGA编写固件 - widget存储库

    v0.44.0 #fpga #硬件 #verilog

  41. verilog-arc

    基于OpenVAF的代码生成后端，基于proc宏

    v0.4.2 #生成 #proc-macro #verilog #arc #open-vaf #生成 #后端

  42. rust_hdl_lib_sim

    在Rust中为FPGA编写固件 - 仿真存储库

    v0.44.0 #fpga #硬件 #verilog

    43. 尝试使用DuckDuckGo进行搜索。[搜索]

  43. rust-hdl-sim

    在Rust中为FPGA编写固件 - 仿真存储库

    v0.46.0 #fpga #verilog #hardware

  44. rust_hdl_lib_hls

    在Rust中为FPGA编写固件 - 高级综合存储库

    v0.44.0 #fpga #verilog #硬件 #高级综合

  45. rust-hdl-bsp-alchitry-cu

    RustHDL 支持包 - 为 Alchitry Cu 板提供板级支持包

    v0.46.0 160 #fpga #hardware #verilog

  46. sv-filelist-parser

    解析 SystemVerilog 文件列表并返回文件列表、包含目录和定义

    v0.1.3 350 #system-verilog #verilog #filelist

  47. verilog-filelist-parser

    解析 Verilog 文件列表并返回文件列表、包含目录和定义

    v0.1.2 #verilog #system-verilog #filelist #systemverilog

  48. extract_rust_hdl_interface

    从 Verilog 模块中提取 rust-hdl 模块所需的信息

    v0.2.0 #verilog #rust-hdl #fpga

  49. rust_hdl_lib_ok_core

    适用于基于OpalKelly的FPGA模块的通用支持代码，这些模块使用FrontPanel HDL接口

    v0.44.0 #fpga #verilog #hardware

  50. rust-hdl-hls

    在Rust中为FPGA编写固件 - 高级综合存储库

    v0.46.0 110 #high-level-synthesis #fpga #verilog #hardware

  51. rust-hdl-bsp-colorlight-i5

    RustHDL 支持包 - 为 Colorlight i5 板提供板级支持包（基于 Lattice LFE5U-25F-6BG381C）

    v0.45.1 #fpga #verilog #hardware

  52. ivgtk

    iverilog 和 gtkwave 连接工具

    v0.1.0 #verilog #iverilog #gtkwave

  53. wrap_verilog_in_rust_hdl_macro

    一个宏过程，用于将 Verilog 代码包装在 rust-hdl 模块中

    v0.1.1 #verilog #wrap #fpga #rust-hdl #macro

  54. rust_hdl_lib_fpga_support

    RustHDL的支持存储库 - 提供FPGA特定代码

    v0.44.0 #fpga #硬件 #verilog

  55. sv-parser-macros

    sv-parser的辅助crate

    v0.13.3 2.3K #system-verilog #verilog #parser #systemverilog

  56. readmem

    Verilog $readmemb/$readmemh 文件读取支持

    v0.1.0 #verilog #read #readmemb-readmemh #content-type

  57. vcd-ng

    读取和写入 VCD（值变化转储）文件，下一代

    v0.1.2 #vcd #verilog #eda #read-write #next-generation

  58. rust-hdl-bsp-tang-nano-4k

    RustHDL 支持包 - 为 Tang Nano 4K 板提供板级支持包（基于 Gowin GW1NSR-LV4C）

    v0.45.1 #verilog #fpga #hardware

  59. sverilogparse

    Verilog 网表（结构化 Verilog）解析器

    v0.3.3 #verilog #structural #parser #netlist #s-verilog

  60. rust_hdl_lib_core

    使用 Rust 为 FPGA 编写固件 - 核心包

    v0.44.1 #fpga #hardware #verilog

  61. rust_hdl_lib_ok_frontpanel_sys

    OpalKelly FrontPanel库包装器，用于RustHDL存储库

    v0.44.0 #fpga #硬件 #verilog

  62. rust-hdl-core

    使用 Rust 为 FPGA 编写固件 - 核心包

    v0.46.0 160 #fpga #hardware #verilog

  63. rust_hdl_private_macros

    RustHDL 宏支持

    v0.44.0 #fpga #verilog #hardware

  64. rstbrun

    使用 Icarus Verilog 构建和运行 Rstb 测试

    v0.1.1 #verilog #testing #eda #rstb #toml #icarus #src

  65. rust-hdl-macros

    RustHDL 宏支持

    v0.46.0 170 #fpga #hardware #verilog

  66. rust_hdl_lib_macros

    RustHDL 宏支持

    v0.44.1 #fpga #hardware #verilog