PyTV

Python Templated Verilog

包

包 pytv 可在 crates.io 上找到。文档可在 docs.rs 上找到。

要在 Rust 项目中使用此包，请运行

cargo add pytv

如果您想安装 pytv 二进制文件，请运行

cargo install pytv

功能

Python 模板

这是此包的基本功能。

//! a = 1 + 2;            #  Python inline
assign wire_`a` = wire_b; // Verilog with variable/expression substitute
/*!
b = a ** 2;               #  Python block
*/

魔术注释字符串可以配置（默认为 !）。

实例化

默认启用了 crate 功能 inst。在 <INST> 和 </INST> 之间的 YAML 内容用于提供实例化信息。

相关自动生成项目

• FLAMES：基于模板的 C++ 库，用于 Vitis HLS [网站] [GitHub] [IEEE 论文] [论文 PDF]
• AHDW：此项目的先驱，是一种 DSL [IEEE 论文] [论文 PDF]

作者

Teddy van Jerry (Wuqiong Zhao)