仿真

rust_hdl 不支持仿真嵌入式 Verilog。

要启用模拟，您需要在此crate上启用"verilator"功能。这将集成Verilator到构建过程中以允许模拟。

依赖关系

为了合成Verilog，您需要在本地安装bambu。

如果您想使用verilator进行模拟，需要安装旧版本的verilator。对我而言，v4.108是可行的。

特别是verilator版本相当难获取。

要获取所有依赖项，您可以使用nix包管理器。使用nix develop github:zebreus/bachelor-thesis进入一个已安装所有依赖项的shell。这可能需要一段时间，因为bambu将从源代码编译。

示例

构建脚本

fn main() {
    // Finds all modules annotated with `#[hls]` and generates synthesized versions of them
    rust_hls::Build::new().synthesize();
}

#[rust_hls_macro::hls]
pub mod your_module {
    #[hls]
    pub extern "C" fn your_function(a: u32, b: u32) -> u32 {
        // You can insert any Rust code here
        // The main restriction is that the code must never panic
        // You cannot access things in your crate that are outside of `your_module`
        // Accessing external crates is supported
        a * b
    }
}
// The macro will insert `mod your_module_synthesized;` and `use your_module_synthesized::YourFunction` here.
// The `your_module_synthesized.rs` module is generated by the build script.

pub fn main() {
    // The generated module is the function name in PascalCase
    let mut device = YourFunction::new();
    device.connect_all();
    let data = generate_verilog(&device);
    std::fs::write("./multiplier.v", data).unwrap();
}

HLS宏

hls宏有配置rust_flags和hls_flags的选项。

文档

目前除了rustdoc之外没有太多文档。如果您需要更多文档，请提交问题或PR。

贡献

我欢迎任何重大的或小的贡献。