Lib.rs

› 硬件支持 › RustHDL
#fpga #verilog #hardware

rust-hdl-sim

由 Samit Basu 及 3 位贡献者

4 个版本 (2 个重大更新)

0.46.0 2023 年 7 月 2 日
0.45.1 2023 年 4 月 4 日
0.45.0 2023 年 4 月 1 日
0.44.2 2023 年 3 月 25 日

#1849 在 硬件支持

Download history 43/week @ 2024-03-11 42/week @ 2024-03-18 43/week @ 2024-03-25 96/week @ 2024-04-01 23/week @ 2024-04-08 31/week @ 2024-04-15 40/week @ 2024-04-22 42/week @ 2024-04-29 15/week @ 2024-05-06 44/week @ 2024-05-13 41/week @ 2024-05-20 60/week @ 2024-05-27 35/week @ 2024-06-03 35/week @ 2024-06-10 28/week @ 2024-06-17 32/week @ 2024-06-24

137 每月下载量
在 13 个 Crates 中使用 (直接使用 3 个)

MIT 许可证

590KB
14K SLoC

使用 Rust 为 FPGA 编写固件 - 模拟 crate

依赖关系

~8.5MB
~149K SLoC