#verilog #parser #netlist #ieda #file

bin+lib verilog-netlist-parser

iEDA Verilog 网表解析器

1 个不稳定版本

新版本 0.1.0 2024 年 8 月 16 日

#724硬件支持

自定义许可

120KB
2.5K SLoC

网表 Verilog 解析器

简介

Verilog 网表解析器属于 iEDA 项目。解析器读取网表 Verilog 文件到 EDA 工具。

依赖

Verilog 网表解析器使用 pest crate 构建语法树。

依赖项

~2.1–4MB
~75K SLoC