Lib.rs

› 关键字 #verilog #parser #module #vlsi #eda #structural #connection #framework

#netlist

  1. libreda-structural-verilog

    用于解析由 Yosys 创建的结构化 Verilog 的解析器

    v0.0.5 110 #verilog #parser #structural #connection #netlist #module #framework

  2. netlist

    用于 VLSI 设计的通用网络列表数据结构

    v0.1.15 #graph #eda #design #verilog #structure #vlsi #data-structures

  3. netlistdb

    支持向量网、层次模块、赋值等的异构 VLSI 电路网络列表数据库

    v0.3.1 #circuit #module #netlist #heterogeneous #hierarchical #vlsi #assignments

  4. verilog-netlist-parser

    iEDA verilog 网络列表解析器

    v0.1.0 150 #verilog #parser #netlist #ieda #file

  5. yosys-netlist-json

    以 JSON 格式处理 Yosys 网络列表

    v0.1.0 #json #json-format #yosys #netlist #eda #serde-json

  6. sverilogparse

    Verilog 网络列表（结构化 Verilog）解析器

    v0.3.3 #verilog #structural #parser #netlist #s-verilog

    7. 尝试使用 DuckDuckGo 搜索。