netlist

低级库无关的VLSI设计数据结构

目的

netlist是VLSI设计中常见的结构，尤其是在逻辑综合、P&R、形式验证、STA中。

本crate旨在将netlist抽象为通用样式，以实现更广泛的应用。

功能

1. 图状数据结构

2. Verilog解析器 本crate中的Verilog解析器是verilog-2001的子集，可以将结构化Verilog语法解析为netlist。

3. Verilog保存器 将netlist保存为Verilog。

限制