由 Samit Basu 和 3 位贡献者 编写
#75 在 #verilog
10KB 171 代码行
为 RustHDL crate 提供Xylinx ISE 支持
~5.5MB ~111K SLoC