Lib.rs

› 关键字 #verilog #fpga #run-time #gpgpu #hardware #macro #wrap #hls

#rust-hdl

  1. rust-hdl

    使用 Rust 编写 FPGA 固件

    v0.46.0 100 #fpga #hardware #verilog #run-time #gpgpu

  2. extract_rust_hdl_interface

    从 Verilog 模块中提取 rust-hdl 模块所需的信息

    v0.2.0 #verilog #rust-hdl #fpga

    3. 尝试使用 DuckDuckGo 进行搜索。[搜索]

  3. wrap_verilog_in_rust_hdl_macro

    一个过程宏，用于将 Verilog 代码包裹在 rust-hdl 模块中

    v0.1.1 #verilog #wrap #fpga #rust-hdl #macro

  4. rust_hls_macro

    为 rust-hdl 提供高级综合支持

    v0.2.0 #hls #high-level-synthesis #rust-hdl #verilog #fpga